信號(hào)電平簡(jiǎn)述

信號(hào)質(zhì)量涉及到的幾個(gè)概念

波形周期：對(duì)于重復(fù)性的波形，相鄰兩個(gè)重復(fù)波形間的間隔時(shí)間，定義為波形周期，其倒數(shù)為波形頻率。

波形寬度：波形電壓上升到波形幅度的50%起到波形電壓下降到波形幅度的50%止的時(shí)間。

上升時(shí)間：波形電壓從波形幅度的10%上升到90%所需要的時(shí)間。

下降時(shí)間：波形電壓從波形幅度的90%下降到10%所需要的時(shí)間。

占空比：指波形寬度占周期的比例，例如方波的占空比為50%。

高電平：為一個(gè)閥值，當(dāng)信號(hào)電平超過此值時(shí)，會(huì)被認(rèn)為為高，也就是‘1’，在應(yīng)用中，有輸入輸出之分。

低電平：為一個(gè)閥值，當(dāng)信號(hào)電平低過此值時(shí)，會(huì)被認(rèn)為為低，也就是‘0’，在應(yīng)用中也有輸入輸出之分。

輸入高電平（VIH ）：保證邏輯門的輸入為高電平時(shí)所允許的小輸入高電平，當(dāng)輸入電平 高于 VIH時(shí)，則認(rèn)為輸入電平為高電平。

輸入低電平 （VIL ）：保證邏輯門的輸入為低電平時(shí)所允許的大輸入低電平，當(dāng)輸入電平 低于 VIL時(shí)，則認(rèn)為輸入電平為低電平。

輸出高電平 （VOH）：保證邏輯門的輸出為高電平時(shí)的輸出電平的小值，邏輯門的輸出為 高電平時(shí)的電平值都必須大于此 VOH。

輸出低電平 （VOL）：保證邏輯門的輸出為低電平時(shí)的輸出電平的大值，邏輯門的輸出為 低電平時(shí)的電平值都必須小于此 VOL。

閥值電平 （VT）：數(shù)字電路芯片都存在一個(gè)閾值電平，就是電路剛剛勉強(qiáng)能翻轉(zhuǎn)作時(shí)的 電平。 它是一個(gè)界于 VIL、VIH之間的電壓值。 對(duì)于 CMOS電路的閾值電平，基本上是二分之一的電源電壓值。但要保證穩(wěn)定的輸出，則必 須要求輸入高電平 >VIH ，輸入低電平 <VIL，而如果輸入電平在閾值 上下，也就是 VIL～VIH這個(gè)區(qū)域，電路的輸出會(huì)處于不穩(wěn)定狀態(tài)。

北京淼森波信息技術(shù)有限公司主要提供高速電路測(cè)試服務(wù)，測(cè)試團(tuán)隊(duì)擁有10年以上硬件開發(fā)測(cè)試經(jīng)驗(yàn)。

高速電路測(cè)試服務(wù)項(xiàng)目有：

①SI信號(hào)完整性測(cè)試，主要內(nèi)容是電源上電時(shí)序、復(fù)位、時(shí)鐘、I2C、SPI、Flash、DDR、JTAG接口、CPLD接口測(cè)試、URAT測(cè)試、網(wǎng)口測(cè)試、USB2.0/USB3.0測(cè)試、MIPI測(cè)試、HDMI測(cè)試、及板卡上其它芯片接口的信號(hào)測(cè)試。

②PI電源完整性測(cè)試，主要內(nèi)容是電源的電壓值（精度）、電源噪聲/紋波、電壓上下波形、測(cè)量緩啟動(dòng)電路參數(shù)、電源電流和沖擊電流、電源告警信號(hào)、冗余電源的均流參數(shù)。

③ 接口一致性測(cè)試，主要有以太網(wǎng)、USB2.0、USB3.0、MIPI、HDMI、SATA、DisplayPort、PCIE。

需要了解更多關(guān)于高速信號(hào)的測(cè)試內(nèi)容，請(qǐng)關(guān)注我們，或來電咨詢！